RVfpga – Introduction

to RVfpgaSoC

Version 1.2

Versão 1.2 (segunda versão): 7 de julho de 2023

Principais alterações nesta versão:

Guia de instalação:

  • Atualização do preço do Nexys A7. Tabela – 1 (Página: 03)
    • 261,75 € Preços académicos (a partir de 7 de julho de 2023)
    • Preço não académico de $341 (a partir de 7 de julho de 2023)
  • Adicionado: Como instalar manualmente a plataforma Chips Alliance no Platform IO, se não for instalada automaticamente. (Página: 08)
  • Figura 8 actualizada. Agora mostra a execução dos múltiplos comandos. (Página: 11)
  • Nota adicionada: A instalação do Verilator pode levar muito tempo para ser executada.
  • Atualizado o link para Instalar o Verilator. (Páginas: 10 e 20)
  • Especificada a versão do “gcc-core” e “gcc-g++” para 10.2.0 para instalação do Cygwin. (Página: 18)
  • Adicionada Nota: Executar “apt upgrade” atualiza cerca de 261+ pacotes, o que pode demorar um pouco (Página: 11)
  • Adicionado um link alternativo para instalar/atualizar o “cmake”, caso o “wget” não funcione. (Página: 12)

Laboratório 03:

  • Nota: Se receber um erro de que o comando Vivado não foi encontrado. (Página: 11)
  • Nota: Se “make AL_Operations.vh” falhar (Página: 15)
  • Nota: Poupe tempo nos Laboratórios 4 e 5 armazenando os comandos de exportação num ficheiro. Simplesmente copie os comandos para um ficheiro de texto, guarde-o (por exemplo, “my_exports.sh”), e use-o como fonte nas novas sessões de terminal ou adicione-o ao seu .bashrc. Simplifique o fluxo de trabalho e crie sessões de terminal adicionais sem esforço quando necessário. (Página: 27)

Laboratório 05:

  • Nota: Se não conseguir encontrar a pasta “example” (Página: 7)
Resumo do conteúdo:

A versão original do curso de Projeto de SoC RVfpga.

Este curso RVfpga-SoC mostra como construir um SoC RISC-V a partir do zero usando os blocos IP fornecidos e uma abordagem de projeto visual baseada em blocos IP.

Os blocos IP incluem o núcleo da CPU SweRV EH 1, Interconexão, Boot-ROM, controlador de sistema e controlador GPIO. O SoC criado pelo utilizador usando a abordagem de projeto com blocos IP é um subconjunto do SweRVolfX. Os laboratórios subsequentes mostram como executar programas no SoC, comparar o SoC de projeto com blocos IP com o SweRVolf criado usando o FuseSoC, executar o sistema operativo em tempo real Zephyr no SweRVolf e executar um exemplo de Hello-World do Tensorflow Lite no SweRVolf.

São fornecidos os seguintes laboratórios:

  • Lab 1: Introdução ao RVfpga-SoC
  • Lab 2: Executando software no RVfpga-SoC
  • Lab 3: Introdução ao SweRVolf e ao FuseSoC
  • Lab 4: Executando o Zephyr no SweRVolf
  • Lab 5: Executando o Tensorflow Lite no SweRVolf

Estes laboratórios mostram como criar um SoC a partir de um núcleo e outros blocos IP (Lab 1), como configurá-lo para uma FPGA e executar programas no SoC recém-criado (Lab 2), como usar um SoC baseado no FuseSoC (SweRVolf) com o SweRV EH1 (Lab 3), como adicionar um sistema operativo de tempo real (RTOS) ao SweRVolf (Lab 4) e como executar o exemplo Hello World do Tensorflow Lite no SweRVolf (Lab 5).