RVfpga – Introduction

to RVfpgaSoc

Version 1.0

버전 1.0 (첫 번째 버전): 2021년 7월 16일

RVfpga SoC 디자인 과정의 최초 버전입니다.

RVfpga-SoC 과정은 빌딩 블록과 시각적 블록 기반의 설계 접근 방식을 사용하여, 처음부터 RISC-V SoC를 구축하는 방법을 보여줍니다.

빌딩 블록에는 SweRV EH 1 CPU 코어, 상호 연결, Boot-ROM, 시스템 컨트롤러 및 GPIO 컨트롤러가 포함됩니다. 사용자가 블록 설계 방식을 사용하여 만든 SoC는 SweRVolfX의 하위 집합입니다. 이어지는 실습(Labs)에서는 SoC에서 프로그램을 실행하고, FuseSoC를 사용하여 만든 SweRVolf와 블록 설계 SoC를 비교하고, SweRVolf에서 Zephyr RTOS를 실행한 다음, SweRVolf에서 Tensorflow Lite Hello-World 예제를 실행하는 방법을 보여줍니다.

다음 실습(Lab) 내용이 제공됩니다.

  1. 실습 1: RVfpga-SoC 소개
  2. 실습 2: RVfpga-SoC에서 소프트웨어 실행
  3. 실습 3: SweRVolf 및 FuseSoC 소개
  4. 실습 4: SweRVolf에서 Zephyr 실행
  5. 실습 5: SweRVolf에서 Tensorflow Lite 실행

이러한 실습에서는 코어 및 기타 빌딩 블록에서 SoC를 생성하는 방법(Lab 1), FPGA를 대상으로 하는 방법과 새로 생성된 SoC에서 프로그램을 실행하는 방법(Lab 2), SweRV EH1에 FuseSoC 기반 SoC(SweRVolf)를 사용하는 방법(Lab 3), SweRVolf에 RTOS를 추가하는 방법(Labs 4) 그리고 SweRVolf에서 Tensorflow Lite의 Hello World 예제를 실행하는 방법(Lab 5)을 학습합니다.